updated readmes and better printing

lab1/csrc/say_goodbye.c

@@ -16,8 +16,8 @@ void waste_some_time(int cycle) {
 int main() {
 
     // const char* s = "abcd";
-    const char* s = "Never gonna give you up~ Never gonna let you down~\n\
+    const char* s = "Never gonna give you up~ Never gonna let you down~\n"
-    Never gonna run around and~ desert you~\n";
+    "Never gonna run around and~ desert you~\n";
 
     while (1) {
       

lab1/vivado/z710v1.3/README.md

@@ -78,7 +78,6 @@ vivado -mode batch -source ./program_device.tcl
 
 ## For Maintainers
 
-Zybo Z710 的时钟信号大抵不是 125MHz 而是 100MHz，因而 UART 模块使用的 frequency 参数要细调。
 本板子 Zynq7010 Soc 引了 PL 到 UART3，因此可以直连而不必通过 ARM 核心转发 UART 信号。但有以下需要注意的：
 
 - reset 信号在 Vivado 2020 中不要连接至 button 或使用 Utility Vector Logic 做 NOT 门，否则会导致乱码输出，原因未知，好像可以将 TX 输出连接到一个 ILA debug 模块使输出正常。在 Vivado 2022 中使用则无问题。

lab2/csrc/say_goodbye.c

@@ -16,8 +16,8 @@ void waste_some_time(int cycle) {
 int main() {
 
     // const char* s = "abcd";
-    const char* s = "Never gonna give you up~ Never gonna let you down~\n\
+    const char* s = "Never gonna give you up~ Never gonna let you down~\n"
-    Never gonna run around and~ desert you~\n";
+    "Never gonna run around and~ desert you~\n";
 
     while (1) {
       

lab2/vivado/z710v1.3/README.md

@@ -78,7 +78,6 @@ vivado -mode batch -source ./program_device.tcl
 
 ## For Maintainers
 
-Zybo Z710 的时钟信号大抵不是 125MHz 而是 100MHz，因而 UART 模块使用的 frequency 参数要细调。
 本板子 Zynq7010 Soc 引了 PL 到 UART3，因此可以直连而不必通过 ARM 核心转发 UART 信号。但有以下需要注意的：
 
 - reset 信号在 Vivado 2020 中不要连接至 button 或使用 Utility Vector Logic 做 NOT 门，否则会导致乱码输出，原因未知，好像可以将 TX 输出连接到一个 ILA debug 模块使输出正常。在 Vivado 2022 中使用则无问题。

lab3/csrc/say_goodbye.c

@@ -16,8 +16,8 @@ void waste_some_time(int cycle) {
 int main() {
 
     // const char* s = "abcd";
-    const char* s = "Never gonna give you up~ Never gonna let you down~\n\
+    const char* s = "Never gonna give you up~ Never gonna let you down~\n"
-    Never gonna run around and~ desert you~\n";
+    "Never gonna run around and~ desert you~\n";
 
     while (1) {
       

lab3/vivado/z710v1.3/README.md

@@ -78,7 +78,6 @@ vivado -mode batch -source ./program_device.tcl
 
 ## For Maintainers
 
-Zybo Z710 的时钟信号大抵不是 125MHz 而是 100MHz，因而 UART 模块使用的 frequency 参数要细调。
 本板子 Zynq7010 Soc 引了 PL 到 UART3，因此可以直连而不必通过 ARM 核心转发 UART 信号。但有以下需要注意的：
 
 - reset 信号在 Vivado 2020 中不要连接至 button 或使用 Utility Vector Logic 做 NOT 门，否则会导致乱码输出，原因未知，好像可以将 TX 输出连接到一个 ILA debug 模块使输出正常。在 Vivado 2022 中使用则无问题。

lab4/csrc/say_goodbye.c

@@ -16,8 +16,8 @@ void waste_some_time(int cycle) {
 int main() {
 
     // const char* s = "abcd";
-    const char* s = "Never gonna give you up~ Never gonna let you down~\n\
+    const char* s = "Never gonna give you up~ Never gonna let you down~\n"
-    Never gonna run around and~ desert you~\n";
+    "Never gonna run around and~ desert you~\n";
 
     while (1) {
       

lab4/vivado/z710v1.3/README.md

@@ -78,7 +78,6 @@ vivado -mode batch -source ./program_device.tcl
 
 ## For Maintainers
 
-Zybo Z710 的时钟信号大抵不是 125MHz 而是 100MHz，因而 UART 模块使用的 frequency 参数要细调。
 本板子 Zynq7010 Soc 引了 PL 到 UART3，因此可以直连而不必通过 ARM 核心转发 UART 信号。但有以下需要注意的：
 
 - reset 信号在 Vivado 2020 中不要连接至 button 或使用 Utility Vector Logic 做 NOT 门，否则会导致乱码输出，原因未知，好像可以将 TX 输出连接到一个 ILA debug 模块使输出正常。在 Vivado 2022 中使用则无问题。