Files
2025-yatcpu/lab1/vivado/z710/README.md
2023-12-25 20:50:54 +08:00

3.9 KiB
Raw Blame History

如何使用脚本使 CPU 烧录至 Zybo Z7-10 开发板并读取 UART 输出至电脑

步骤如下:

此处用 vivadoxsct 工具,并假设您已在 vivado/z710 目录下打开终端。TODO

1. 生成 Vivado 项目

确保您的 verilog/z710 下已生成 Top.v ,且其他组件的 verilog 文件都存在。 执行命令以生成设计:

vivado -mode batch -source ./riscv-z710-v2020.tcl

完成后,您应见文件夹 vivado/z710/riscv-z710-v2020,且其中有 riscv-z710-v2020.xpr

2. 生成比特流并导出硬件平台

完成上一步骤后,执行命令以生成比特流、导出硬件平台 .xsa 文件。

vivado -mode batch -source ./generate_bitstream.tcl

完成后,您应见 vivado\z710\riscv-z710-v2020\design_1_wrapper.xsa 文件。

3. 构建 Vitis 项目并烧录至开发板

完成上一步骤后,将开发板连接至电脑,并开启电源。随后执行命令将 CPU 烧录至开发板,并使 Zynq 处理器监听并返回 UART 输出:

xsct ./vitis_prj_run.tcl

若成功,您应看到开发板的 LD0 灯在打开其下方的 G15 开关该开关控制输入CPU的时钟开关时会闪烁同时右侧 BTN16 上方的 LD12 已烧录指示灯亮起为绿色。

打开任意的 COM 通信工具,连接至合适串口,即可收到 CPU 的输出 UART 信息,按 BTN0 K18会重置 CPU 以重新打印。

For Maintainers

该段描述这些脚本如何获得,若您希望了解其中原理或做出贡献,可以阅读本节。

lab1 中的 clock_control.v 进行4分频避免生成方案 Worst Negative Slack 超标:因为仍是单周期 CPU单时钟时间过短导致电路来不及产生结果。

Use with Vivado 2020.1

Vivado 项目重建脚本

2020 版本的 Vivado 导出仍会引用 .bd 块设计文件2022不会即使勾选了用 TCL 重建块设计。从 Vivado 2022 版那里导出的脚本薅来一段代码让它不必引用 .bd 文件,从而单个文件就能重建项目。

用 Vivado 2020 的 Write Project Tcl 导出脚本后,开头会提示需要的文件,包括了块设计的 design_1_wrapper.v,但里面其实已经有 TCL 连线。

  1. Set 'sources_1' fileset object Line 128附近删除添加 design_1_wrapper.v 的一行
  2. 在注释End of cr_bd_design_1() 后,运行完 cr_bd_design_ "" 之后Line 870添加生成 wrapper Verilog 文件的指令,如下
...
# End of cr_bd_design_1()
cr_bd_design_1 ""
set_property REGISTERED_WITH_MANAGER "1" [get_files design_1.bd ] 
set_property SYNTH_CHECKPOINT_MODE "Hierarchical" [get_files design_1.bd ] 

# 加在这 call make_wrapper to create wrapper files
set wrapper_path [make_wrapper -fileset sources_1 -files [ get_files -norecurse design_1.bd] -top]
add_files -norecurse -fileset sources_1 $wrapper_path

修改后上述脚本就能重建项目。

open_project.tcl 直接打开项目的 .xpr 项目文件,generate_bitstream.tcl 再生成比特流,并额外导出硬件平台。

Vitis 项目重建脚本

Vitis 仅在控制台的 Platform 控制台打印一些对硬件平台的操作指令,其他指令需要参照 XSCTXilinx Software Commandline Tool 参考手册,以使用相关指令(纯苦工活)。一些流程在 Vitis IDE 里面的设置可以找到,比如 PS7 处理器的初始化流程(在脚本注释有写)。

XSCT 会单独使用一个 cmd 窗口执行,因此如果中途因错误退出将来不及看到任何错误信息,因此需要在命令行打开 xsctE:\Xilinx\Vitis\2020.1\bin\xsct),然后逐行执行(多行的 if 结构可一次性复制多行),并查看错误。

注意 Vivado 和 Vitis 版本要一致,不要混用不同年份的版本。


Use with Vivado 2022.1

Vivado 项目重建脚本

导(出)就完啦!

Vitis 项目重建脚本

应该和 2020 的一样。