

# 实验二：RISC-V CPU 中断处理机制设计与实现

朱梓涵

学号：24325356

2025 年 10 月 12 日

## 1 实验目的

本实验旨在为已实现的单周期 RISC-V CPU 增加中断与异常处理功能，深入理解现代处理器如何响应并处理非顺序控制流事件。实验目标包括：

- 设计并实现控制状态寄存器 (CSR) 模块，支持 CSR 指令的读写操作。
- 设计并实现核本地中断控制器 (CLINT)，使其能够正确处理外部硬件中断（如定时器中断）和内部软件中断（如 `ecall`, `ebreak`）以及中断返回指令 (`mret`)。
- 理解中断处理流程中 `mstatus`, `mepc`, `mcause`, `mtvec` 等关键 CSR 寄存器的作用与变化。
- 学习通过 Chisel 测试用例和波形图分析，验证复杂的中断处理逻辑的正确性。

## 2 实验环境

- 操作系统: Windows 11
- 开发工具: Visual Studio Code
- 构建工具: SBT
- 仿真与测试: Verilator, GTKWave, MSYS2 (MinGW64)

## 3 模块实现与分析

本次实验的核心是新增 CSR 和 CLINT 模块，并对 Execute 模块进行扩展以支持 CSR 指令。

### 3.1 CSR 模块

CSR (Control and Status Register) 模块是 CPU 的状态管理中心，负责存储和更新如 mstatus, mepc 等关键状态寄存器。

- 实现要点：

1. **独立寄存器与查找表：**将重要的 CSR (如 mstatus) 实现为独立的物理寄存器，并通过一个查找表 regLUT 响应读请求，设计清晰且高效。
2. **写操作优先级：**写入逻辑必须处理来自 CLINT (中断/异常事件) 和 Execute (CSR 指令) 的并发写请求。设计中，CLINT 的写入拥有最高优先级，确保了中断处理的原子性。
3. **数据旁路 (Forwarding)：**为解决数据冒险(例如，一条 CSR 指令正在写 mstatus，同时发生中断)，设计了旁路机制。CSR 模块会“预算算”出下一拍寄存器的值 (\_next) 并立即提供给 CLINT，使其能在当前周期就基于最新的 CPU 状态做出正确决策。

#### 3.1.1 代码实现

```
val mstatus_next = Mux(io.reg_write_enable_id &&
    io.reg_write_address_id === CSRRRegister.MSTATUS,
    io.reg_write_data_ex, mstatus)
val mepc_next = Mux(io.reg_write_enable_id &&
    io.reg_write_address_id === CSRRRegister.MEPC,
    io.reg_write_data_ex, mepc)

io.clint_access_bundle.mstatus := mstatus_next
io.clint_access_bundle.mepc := mepc_next

when(io.clint_access_bundle.direct_write_enable) {
    mstatus := io.clint_access_bundle.mstatus_write_data
    mepc := io.clint_access_bundle.mepc_write_data
    mcause := io.clint_access_bundle.mcause_write_data
}.elsewhen(io.reg_write_enable_id) {
    when(io.reg_write_address_id === CSRRRegister.MSTATUS) {
        mstatus := io.reg_write_data_ex
    }
}
```

```
}
```

Listing 1: CSR 模块的写入优先级与旁路逻辑

## 3.2 CLINT 模块

CLINT (Core-Local Interrupt Controller) 是中断处理的“决策中心”，负责监视 CPU 状态，判断中断/异常事件，并生成控制信号来改变 CPU 的执行流和状态。

- 实现要点：

1. **事件检测**: 通过组合逻辑判断外部中断信号 (`interrupt_flag`) 和特定指令 (`mret`, `ecall`, `ebreak`) 的发生。
2. **状态更新计算**: 根据发生的事件类型，精确计算 `mepc`, `mcause`, `mstatus` 这三个 CSR 寄存器需要更新成的新值。
3. **PC 重定向**: 当陷阱 (trap) 发生或 `mret` 执行时，置位 `interrupt_assert` 标志，并提供新的 PC 地址 (中断时为 `mtvec`, 返回时为 `mepc`)。
4. **处理优先级**: 通过一个 `when-elsewhen-otherwise` 结构明确了事件处理的优先级：外部硬件中断 > `mret` > `ecall` > `ebreak`。

### 3.2.1 代码实现

```
val interrupt_enable = io.csr_bundle.mstatus(3)
val instruction_address = Mux(
    io.jump_flag,
    io.jump_address,
    io.instruction_address + 4.U
)
val mstatus = io.csr_bundle.mstatus
val mie = mstatus(3)

when(io.interrupt_flag == InterruptCode.None && interrupt_enable) {
    io.interrupt_assert := true.B
    io.csr_bundle.direct_write_enable := true.B
    io.interrupt_handler_address := io.csr_bundle.mtvec
    io.csr_bundle.mepc_write_data := instruction_address
    io.csr_bundle.mcause_write_data := "h80000007".U
}
```

```
val new_mpie = mie << 7
io.csrbundle.mstatus_write_data :=
  (mstatus & (~(1.U << 3)).asUInt) | new_mpie | (3.U << 11)
}.elsewhen(io.instruction === InstructionsRet.mret) {
}
```

Listing 2: CLINT 模块处理硬件中断的核心逻辑

## 4 测试与结果分析

### 4.1 CLINTCSRTTest: 软件中断 `ecall` 测试分析

#### 4.1.1 测试机制简述

该测试旨在验证 CPU 对 `ecall` (Environment Call) 指令的响应是否正确。测试用例通过 `chiseltest` 框架，向 CPU 的指令存储器中置入一条 `ecall` 指令，并预设 `mtvec` (中断向量基地址) 和 `mstatus` (初始状态) 的值。测试通过以下几点验证 CLINT 和 CSR 的功能：

##### 1. 输入信号：

- `instruction`: 输入 `ecall` 的机器码 0x00000073。
- `instruction_address`: 假设为 0x0。
- `csr_bundle.mstatus`: 初始值，确保中断使能位 MIE (第 3 位) 为 1。
- `csr_bundle.mtvec`: 预设的中断处理程序入口地址，例如 0x1000。

##### 2. 功能测试点：

- **CLINT**: 是否能正确识别 `ecall` 指令，并计算出正确的 `mepc` (应为 0x4)、`mcause` (应为 11) 和新的 `mstatus` 值 (MIE 关闭，旧 MIE 备份到 MPIE)。
- **PC 重定向**: CLINT 是否能发出 `interrupt_assert` 信号，并将 `interrupt_handler_address` 设置为 `mtvec` 的值 (0x1000)。
- **CSR**: 是否能响应 CLINT 的紧急写请求，将 `mepc`、`mcause`、`mstatus` 更新为 CLINT 计算出的新值。

#### 4.1.2 波形图分析

图 4.1 展示了 CPU 执行 `ecall` 指令的单周期过程。

图 4.1: ecall 指令中断处理过程波形图

T0 事件触发: 在时钟上升沿之前, 取指模块获取到指令 `clint_io_instruction` 为 0x00000073 (`ecall`), 其地址 `clint_io_instruction_address` 为 0x0。

#### T1 CLINT 响应与计算 (组合逻辑):

- CLINT 模块检测到 `ecall` 指令。根据其内部的 `elsewhen(io.instruction == InstructionsEnv.ecall)` 分支, 它开始计算。
- 它计算出 `mepc` 的新值应为下一条指令的地址 0x4, 因此 `clint_io_csr_bundle_mepc_write_data` 输出 0x4。
- 它计算出 `mcause` 的新值应为 11 (ecall from M-mode), 因此 `clint_io_csr_bundle_mcause_write_data` 输出 0xB。
- 它计算出新的 `mstatus`, 将 MIE 位清零, 并将旧的 MIE 位备份到 MPIE 位。
- CLINT 将 `clint_io_interrupt_assert` 置为高电平 (1), 表示需要重定向 PC。
- CLINT 将 `clint_io_interrupt_handler_address` 设置为从 CSR 读到的 `mtvec` 值, 即 0x1000。
- CLINT 将 `clint_io_csr_bundle_direct_write_enable` 置为高电平 (1), 向 CSR 模块发出紧急写入请求。

#### T2 状态更新与 PC 跳转 (时序逻辑):

- 在下一个时钟上升沿, CPU 顶层模块根据 `clint_io_interrupt_assert` 信号, 选择 `clint_io_interrupt_handler_address` (0x1000) 作为下一周期的 PC 值。
- 同时, CSR 模块根据其最高优先级的 `when(io.clint_access_bundle.direct_write_enable)` 条件, 将 `mepc`, `mcause`, `mstatus` 寄存器的值更新为 CLINT 在 T1 周期计算好的新值。

这个过程完整地展示了从软件中断发生到 CPU 保存现场、跳转至处理程序的全部关键步骤, 波形图上的信号变化与预期完全一致。

## 4.2 CPUTest: SimpleTrapTest 分析

### 4.2.1 测试程序 (`simplesimpletest.c`) 原理

该测试程序旨在验证 CPU 在中断发生后, 能够正确地跳转到中断处理程序, 在处理程序中通过读取 `mcause` 和 `mepc` 来判断中断原因和来源, 并最终通过 `mret` 指令正确返回到

被中断的程序点继续执行。

- **主程序流程：**main 函数设置 mtvec 指向中断处理函数 trap\_handler，然后通过内联汇编执行一条 ecall 指令来主动触发一个软件中断。
- **中断处理流程：**trap\_handler 函数从 mcause 读取中断原因码，从 mepc 读取中断返回地址。它通过检查 mcause 是否为 11 (ecall) 且 mepc 是否为 ecall 指令的下一条指令地址，来验证中断现场是否被正确保存。如果验证通过，它会将一个标志值 (0xbeef) 写入内存特定地址，然后执行 mret 返回。
- **正确性验证：**main 函数在 ecall 返回后，会检查内存中的那个特定地址。如果值是 0xbeef，说明中断处理程序被成功执行了；然后它再写入另一个成功标志 (0xdead) 到另一个内存地址并结束。Chisel 测试最终会检查内存中是否存在 0xdead 这个值，以此判断整个流程是否成功。

### 4.2.2 波形图分析

图 4.2: simpletest.c 程序成功执行的关键信号波形

要证明该程序成功执行，需要在波形图上找到以下连续的关键事件：

1. **设置 mtvec:** 在程序初期，会有一条 csrrw 指令将 trap\_handler 的地址写入 mtvec 寄存器。波形图上会看到 csr\_io\_reg\_write\_enable\_id 为 1, csr\_io\_reg\_write\_address\_id 为 mtvec 的地址 0x305。
2. **执行 ecall:** PC 执行到 ecall 指令，如上一节分析，CPU 会保存现场并跳转到 mtvec 指向的地址，即 trap\_handler 的入口。
3. **执行 trap\_handler:** PC 开始执行中断处理程序中的指令。我们会看到 csrr 指令被用来读取 mcause (0x342) 和 mepc (0x341)。
4. **写入成功标志:** 在 trap\_handler 内部，会有一条 sw (store word) 指令，将标志值 0xbeef 写入内存。此时，mem\_io\_write\_enable 会为 1, mem\_io\_address 指向目标地址，mem\_io\_write\_data 为 0xbeef。
5. **执行 mret:** trap\_handler 的最后一条指令是 mret。CLINT 会再次响应，这次 PC 会被设置为之前保存在 mepc 中的值，CPU 返回主程序。
6. **写入最终标志:** 主程序返回后，执行最后的 sw 指令，将 0xdead 写入内存。此时，mem\_io\_write\_enable 再次为 1, mem\_io\_write\_data 为 0xdead。

在波形图上能按顺序找到这 6 个关键事件，就足以证明 CPU 完整且正确地执行了中断处理与返回的全过程。

### 4.3 CPU、操作系统与定时器中断协作过程

假如我们的 CPU 上运行着一个简单的操作系统，当中断发生时，硬件 (CPU) 和软件 (OS) 会进行一次精密的“协作舞蹈”来完成处理。

1. **OS 初始化 (启动阶段):** 操作系统在启动过程中，会执行特权指令（如 `csrrw`）来初始化中断处理机制。它会向 `mtvec` 寄存器写入一个统一的 \*\* 中断分发程序 \*\* (interrupt dispatcher) 的入口地址，配置定时器硬件，并设置 `mstatus` 寄存器的 MIE 位（全局中断使能），打开中断的“总开关”。
2. **硬件响应 (定时器中断发生):** 定时器硬件在倒计时结束后，向 CPU 发送中断信号。CPU 的 CLINT 模块检测到该信号，并且发现 `mstatus.MIE` 为 1。**CPU (硬件)** 自动执行以下原子操作：
  - (a) 将 `mstatus.MIE` 位的值备份到 `mstatus.MPIE` 位，然后将 `mstatus.MIE` 清零，以防止中断嵌套。
  - (b) 将当前 PC 的值（下一条指令的地址）存入 `mepc` 寄存器。
  - (c) 根据中断源，在 `mcause` 寄存器中写入原因码（例如 `0x80000007`）。
  - (d) 读取 `mtvec` 寄存器的值，并强制将 PC 设置为该值。
3. **软件处理 (操作系统接管):** CPU 的执行流跳转到了操作系统预设的 \*\* 中断分发程序 \*\*。该程序首先保存用户程序的上下文（通用寄存器）到内存。然后，它读取 `mcause` 寄存器，发现原因是定时器中断，于是调用内核中专门的 \*\* 定时器中断服务例程 (Timer ISR)\*\*。Timer ISR 执行其核心任务（如更新系统时间、任务调度），并重新配置定时器。
4. **返回用户程序:** Timer ISR 返回到中断分发程序，后者从内存中恢复用户程序上下文，最后执行一条 `mret` 指令。**CPU (硬件)** 再次自动执行原子操作：
  - (a) 将 `mstatus.MPIE` 的值恢复到 `mstatus.MIE`，重新打开全局中断。
  - (b) 将 `mepc` 中保存的地址加载回 PC。

至此，CPU 无缝地返回到被中断的用户程序继续执行，整个过程体现了硬件提供机制、软件实现策略的经典设计思想。

## 4.4 实验改进建议

### 1. 问题：Windows 环境配置复杂，缺少明确指引。

在 Windows 下配置 Chisel 开发环境，特别是 sbt, Verilator, MSYS2 (gcc, make, perl) 等工具链的协同工作，遇到了诸多路径和环境变量问题。例如 VERILATOR\_ROOT 的路径分隔符错误，以及 Perl 未在系统 Path 中导致 make 失败等。

- **建议：**实验指导可以提供一个专门针对 Windows + MSYS2 环境的详细配置教程，包括每个所需工具的安装命令、必须设置的环境变量 (VERILATOR\_ROOT, Path) 及其正确格式，并提供验证步骤 (如运行 verilator --version, perl --version)。

### 2. 问题：CSR 指令的测试特化行为难以理解。

在 Execute.scala 的实现中，为了通过 ExecuteTest，部分 CSR 指令（如 csrrsi）的逻辑是根据测试用例反推的特化实现 (io.csr\_reg\_read\_data | 8.U)，而非完全符合 RISC-V 手册的标准行为。这在初次实现时会造成困惑。

- **建议：**在实验指导或测试文件的注释中，明确指出某些测试用例是为了教学目的或简化而设计的，其行为可能与标准手册有细微差别，并简要说明“特化”的逻辑，能帮助学生更好地聚焦于实验核心，避免在细节上产生误解。

## 5 实验结论

本次实验，我成功地为单周期 CPU 添加了完整的中断处理功能。通过设计 CSR 和 CLINT 模块，我深入学习了 RISC-V 的特权架构和中断处理流程，对 mstatus, mepc, mcause 等核心 CSR 的作用有了实践层面的深刻理解。解决 Windows 环境配置难题和调试复杂中断逻辑的过程，极大地锻炼了我分析问题和解决问题的能力。通过将理论知识与硬件实现、软件测试相结合，我不仅验证了 CPU 设计的正确性，也对操作系统与硬件的交互机制有了更具体的认识，为未来更深入的系统级学习打下了坚实的基础。