# 致谢

本项目感谢以下各位老师和同学的付出：

感谢陈志广教授提供了 Pynq 实验板以及在他的课堂上推广本项目。

感谢刘皓铧同学完成了初期大部分的工作，实现了带中断、总线的三级流水线 CPU，编写了基本的测试程序和 Verilator 主程序代码，提供了自动化烧板脚本，以及移植并运行 RISC-V 合规性测试以及 CoreMark 性能测试。同时，他还参与编写了本文档的环境准备以及参考资料部分。

感谢黄灿彬同学在三级流水线 CPU 基础上实现了带转发功能的五级流水线 CPU。

感谢[吴坎](https://github.com/wu-kan)同学参与编写文档中环境准备以及实验设计部分，以及 [SYsU](https://github.com/arcsysu/SYsU-lang) 移植。

感谢张钧宇同学参与编写了文档中关于操作系统的部分。


